ReiS_
Üye
- Katılım
- 14 Eyl 2007
- Mesajlar
- 180
- Puanları
- 1
- Yaş
- 45
YÜKSEK PARAZİTSİZ DİNAMİK ALANLI,
DÜŞÜK GENLİK BOZULMALARINA SAHİP SAYISAL SİNYAL ÜRETECİ TASARIMI VE GERÇEKLEMESİ
Özet
Bu bildiride 100MHz’e kadar bir frekansta 70dB parazitsiz dinamik alana (SFDR) sahip taşıyıcı sinyal sentezleyebilen, bu sinyali değişken sembol hızlarında, yüksek faz/frekans çözünürlüğünde ve anahtarlama hızlarında değişik tekniklerle modüle edebilen, modüle edilmiş semboller süresince oluşabilecek genlik bozulmalarını en aza indiren bir sayısal sinyal üretecinin tasarımı ve gerçeklemesi açıklanmaktadır. Hedeflenen sinyalleri karakterize eden örnekler alanı programlanabilen geçit dizilimlerde (FPGA) dolaysız sayısal sentezörler (DDS) temel alınarak sayısal olarak üretilmiş ve sayısal-analog dönüştürücüler (DAC) ile analog sinyallere dönüştürülmüştür. DAC’ların SFDR performans karakteristikleri, doğrusal olmayan bozunumları, örnekle-tut etkileri, DDS parametreleri, saat işaretinin etkileri, genlik bozulmalarının azaltılması için gerekli bant genişlikleri ve bunların sistem performansı üzerine etkileri incelenmiştir.
Giriş
Sayısal sinyal sentezörleri (SSS) temel üç bloktan oluşmaktadır. Bunlar üretilmesi hedeflenen sinyalin örneklerini sayısal olarak üreten, sayısal örnekleri akım veya gerilim gibi analog sinyallere dönüştüren ve dönüştürücü sonunda merdiven şeklinde üretilmiş sinyali yumuşatan ve bandı sınırlayan analog filtre bloklarıdır.
Günümüzdeki çalışmalarda bu sayısal üreteç ve sayısaldan analoğa dönüştürücü bloklar birleştirilerek tek bir tümleşik devre ile sunulmaya çalışılmaktadır. Ancak bu çalışmalar ya bu bildiride gerek duyulan örnekleme hızlarında çalışmamaktadırlar ya yeteri kadar dinamik alan sağlamamaktadırlar ya da yeteri kadar esnek ve kontrol edilebilir değildirler. Bu nedenle bu çalışmada alanı programlanabilen geçit dizilimlerde (FPGA), dolaysız sayısal sentezörler (DDS) [1] temel alınarak sayısal örnekler üretilmiş ve bu örnekler yüksek hızlı yüksek dinamik alanlı sayısaldan analoğa dönüştürücüler (DAC) ile analog sinyallere dönüştürülmüştür. Tasarlanmış sistemin fonksiyonel blok şeması Şekil 1’de gözükmektedir.
Bu bildirinin devamında sistemin analog performansını etkileyen tüm faktörler incelenmiştir. Bu faktörler ışığında tasarlanan ve gerçekleştirilen donanım açıklanmış ve bu donanıma yüklenen FPGA yazılımları hakkında bilgi verilmiştir. Son olarak sistem ölçümleri yapılarak sistem performansı değerlendirilmiştir.
DÜŞÜK GENLİK BOZULMALARINA SAHİP SAYISAL SİNYAL ÜRETECİ TASARIMI VE GERÇEKLEMESİ
Özet
Bu bildiride 100MHz’e kadar bir frekansta 70dB parazitsiz dinamik alana (SFDR) sahip taşıyıcı sinyal sentezleyebilen, bu sinyali değişken sembol hızlarında, yüksek faz/frekans çözünürlüğünde ve anahtarlama hızlarında değişik tekniklerle modüle edebilen, modüle edilmiş semboller süresince oluşabilecek genlik bozulmalarını en aza indiren bir sayısal sinyal üretecinin tasarımı ve gerçeklemesi açıklanmaktadır. Hedeflenen sinyalleri karakterize eden örnekler alanı programlanabilen geçit dizilimlerde (FPGA) dolaysız sayısal sentezörler (DDS) temel alınarak sayısal olarak üretilmiş ve sayısal-analog dönüştürücüler (DAC) ile analog sinyallere dönüştürülmüştür. DAC’ların SFDR performans karakteristikleri, doğrusal olmayan bozunumları, örnekle-tut etkileri, DDS parametreleri, saat işaretinin etkileri, genlik bozulmalarının azaltılması için gerekli bant genişlikleri ve bunların sistem performansı üzerine etkileri incelenmiştir.
Giriş
Sayısal sinyal sentezörleri (SSS) temel üç bloktan oluşmaktadır. Bunlar üretilmesi hedeflenen sinyalin örneklerini sayısal olarak üreten, sayısal örnekleri akım veya gerilim gibi analog sinyallere dönüştüren ve dönüştürücü sonunda merdiven şeklinde üretilmiş sinyali yumuşatan ve bandı sınırlayan analog filtre bloklarıdır.
Günümüzdeki çalışmalarda bu sayısal üreteç ve sayısaldan analoğa dönüştürücü bloklar birleştirilerek tek bir tümleşik devre ile sunulmaya çalışılmaktadır. Ancak bu çalışmalar ya bu bildiride gerek duyulan örnekleme hızlarında çalışmamaktadırlar ya yeteri kadar dinamik alan sağlamamaktadırlar ya da yeteri kadar esnek ve kontrol edilebilir değildirler. Bu nedenle bu çalışmada alanı programlanabilen geçit dizilimlerde (FPGA), dolaysız sayısal sentezörler (DDS) [1] temel alınarak sayısal örnekler üretilmiş ve bu örnekler yüksek hızlı yüksek dinamik alanlı sayısaldan analoğa dönüştürücüler (DAC) ile analog sinyallere dönüştürülmüştür. Tasarlanmış sistemin fonksiyonel blok şeması Şekil 1’de gözükmektedir.
Bu bildirinin devamında sistemin analog performansını etkileyen tüm faktörler incelenmiştir. Bu faktörler ışığında tasarlanan ve gerçekleştirilen donanım açıklanmış ve bu donanıma yüklenen FPGA yazılımları hakkında bilgi verilmiştir. Son olarak sistem ölçümleri yapılarak sistem performansı değerlendirilmiştir.
